Preface
ATE(Auto Test Equipment)：自动测试设备，给芯片的输入管道施加所需的激励信号，同时监测芯片的输出管脚，看其输出信号是否是预期的值。使用特定的测试平台。传统的机台均在测试工厂完成，根据芯片要求配备场地环境。
SLT(System Level Test)：芯片集成到系统后的测试，SLT位于ATE后面(CP/FT之后)，执行系统软件程序，测试芯片各个模块的功能是否正常。通常也在测试工厂完成。
EVB(Evaluation Board) ：开发板，软件/驱动开发人员使用EVB开发板验证芯片的正确性，进行软件应用开发。
集成电路测试主要有三种：
芯片验证 verificationt est
量产测试mass production test
老化测试burn-in
Verification test，称之为芯片验证，主要用来验证一个新的设计在量产之前功能是否正确，参数特性等是否符合spec以及电路的稳定性和可靠性测试范围包括功能测试和AC/DC测试，测试项目相对来说比较全面。其主要目的除了调试之外还为量产测试作准备。Verification的周期直接关系到产品的质量和竞争力以及投放市场的时间。
Mass production test，称之为量产测试。量产测试在整个IC生产体系中位于制程的后段，其主要功能在于检测IC在制造过程中所发生的瑕疵和造成瑕疵的原因。因此，量产测试是确保IC产品良好率，提供有效的数据供工程分析使用的重要步骤。Mass production test以测试时间计费，同时测试设备价格的高低也将影响每小时的测试费用，从而直接影响产品的成本，因此提高测试覆盖率和测试效率非常重要。
burn-in，主要用于测试可靠性。采用各种加速因子来模拟器件长期的失效模型，常用的有加高温、 加高电压等。
集成电路测试的基本原则是通过测试向量对芯片施加激励，测量芯片响应输出(response)，与事先预测的结果比较。若符合，大体上可以说明芯片是好的，如果不符合，则为失效片，不能按照良片的价格流入市场或者无法流入市场。
本篇中，我们以ATE为基础讨论集成电路测试的基本原理和测试方法，为后续的故障分析做准备，DFT测试设计部分在后续的篇章。
01 ATE/ATS内部结构
自动测试系统的构成
ATE/ATS：自动测试设备/自动测试系统，也称测试机是测试工程师在IC测试中必须使用的工具，我们主要从技术层面对ATE/ATS的组成及软硬件及其接口要求进行了简明扼要的论述，以便测试工程师了解、掌握。
通常将在计算机控制下，能自动进行各种信号测量、数据处理、传输，并以适当方式显示或输出测试结果的系统称为自动测试系统，简称ATS(Automated Test System)，这种技术我们称之为自动测试技术。
02-01 自动测试系统概念
在自动测试系统中，整个工作都是在预先编制好的测试程序统一指挥下完成的，系统中的各种仪器和设备是智能化的，都可进行程序控制。
自动测试系统(ATS)是一个不断发展的概念，随着各种高新技术在检测领域的运用，它不断被赋予各种新的内容和组织形式。自动测试技术创始于20世纪50年代，从20世纪50年代至21世纪的今天，大致分为以下三代。
第一代自动测试系统是根据测量任务专门设计的，主要用计算机技术来进行逻辑定时控制，主要动能是进行数据自动采集和自动分析，完成大量重复数据的测试工作，承担繁重的数据运算和分析任务。系统中的仪器采用专用接口，因此系统较为复杂，通用性差，不利于自动测试系统的推广应用。
第二代自动测试系统是尽可能利用现成的仪器设备，再利用计算机来共同组建成所需要的自动测试系统。为了系统组建方便，第二代自动测试系统中的仪器采用了标准化的通用接口，这样就可以把任何一个厂家生产的任何型号的可程控仪器连接起来形成一个自动测试系统。第二代自动测试系统示意图如图02-02所示。系统的典型方框图02-03所示。
02-02 自动测试系统基本结构
02-03 自动测试系统框线图
图中表明，当前的自动检测系统，通常包括以下几个部分。
控制器
激励信号源
测量仪器
开关系统
适配器
人机接口
检测程序
第三代自动测试系统，大体说来，它也是由微型计算机、通用硬件系统和软件系统三部分组成。但是，第三代自动测试系统主要体现以软件控制、以功能组合方式实现的合成仪器自动测试技术，以高速A/D、D/A和DSP芯片为基础组成通用测试仪器硬件系统(即通用硬件部分，结构如图02-04所示)，而测试/测量任务的实现以及系统升级完全依靠软件来实现(即软件系统部分，如图02-05所示)。
02-04 通用硬件部分结构图
02-05 软件系统部分示意图
通用测试系统架构
对于每一个被测对象(UUT，Unity under Test)通用化自动测试系统(ATS)主要由图02-06所示的三个部分组成：
主控计算机。其中“主控计算机”中的软件主要包括操作系统、编译器、测试执行程序(TP，Test Program)。
总线仪器测控组合。“总线仪器测控组合”中主要包括模块化测试测量仪器、各类控制开关、通讯总线等。
信号调理与转接装置。“信号调理与转接装置”主要包括各类测量与激励控制信号的转接与适配。
02-06 ATE的典型结构
主控计算机及系统软件提供TP的开发与运行环境，并通过控制总线控制测试测量仪器完成TP的执行、取回测试数据，生成测试报表。
其中，作为通用化的测试系统应具有一个开放式的结构：系统软、硬件各组成部分均进行模块化分割，各模块之间通过标准接口(或协议)相互联系。
为了保证系统的灵活性，同时充分发挥设计人员的创造力，只需从接口上对开放式系统进行定义，而不需要定义各模块的内部具体实现，同时还要考虑到系统功能的可扩充性和技术的可升级性。
因此，作为通用测试系统两大重要组成部分的硬件系统和软件系统均需要具备灵活、开放的体系结构与接口设计。
通用测试系统硬件架构
通用测试系统硬件设计的关键在于UUT接口的标准化设计，UUT接口标准化的目的在于提供一种能够在多个UUT之间方便转换的硬件连接结构。
这种结构通过对机械连接机构、接插件和连接器的标准化规定提供了可工作于宽频带信号范围内的接口连接方式。
为采用VME总线、VXI总线、PCI总线、PXI总线仪器的通用测试系统提供了标准化(IEEE P1505转接装置接口(RFI)系统标准)的有力支撑。
图02-07是通用化硬件组成及接口原理示意框图。其中：开关矩阵(SWM)接口和ATS转接装置(RFX)接口是ATS的重要组成部分，因为ATS仪器和UUT是通过SWM来连接的，大多数的激励和测量信号是通过RFX作用到UUT上的。
02-07 硬件标准接口原理示意图
标准RFX接口限制了不同类型信号在接收器的不同位置上出现，SWM可实现多种仪器与由标准RFX接口所确定的多功能终端的连接。SWM接口与RFX的标准化提高了互操作性，并降低了重组费用，可以确保测试UUT所需要ATS仪器能被切换到转接装置所需要的任何管脚。
通用测试系统软件架构
自动测试系统的软件是TPS的重要组成部分，直接影响通用测试系统的性能和效率。自动测试软件结构也有相应的标准。如图02-所示，开放式ATS体系结构中包含了多种标准的开放式软件接口关系。
IEEE 1226中的测试基础框架(TFF)定义了开发和执行测试程序和测试流程的一系列接口，软件功能模块通过这些接口实现信息交换，这些带有标准接口的功能模块组成了测试基础框架。
但是标准并没有定义这些模块的实现，留给开发者很大的自由度，使之可以用C/C++或ATLAS等语言实现TFF。
02-08 开放式ATS软件体系结构
在科学技术高度发展的今天，测试工作处于各种现代装备系统设计和制造的首位，是保证现代装备系统实际性能指标的重要手段。
代表着测试技术与仪器行业最高水平的通用ATE(自动测试设备) /ATS(自动测试系统) 技术，以商业成品设备和技术(Commercial Off The Shelf)为依托，采用开放的工业标准、低廉的设备价格、有效的技术支持和最新技术的商业产品和技术，在电子设备的生产与制造行业成为降低生产成本、提高生产效率的重要手段。
02 IC测试基本原理
IC测试主要的目的是将合格的芯片与不合格的芯片区分开，保证产品的质量与可靠性。随着集成电路的飞速发展，其规模越来越大，对电路的质量与可靠性要求进一步提高，集成电路的测试方法也变得越来越困难。
因此，研究和发展IC测试，有着重要的意义。而测试向量作为IC测试中的重要部分，研究其生成方法也日渐重要。
IC测试原理
IC 测试是指依据被测器件(DUT)特点和功能，给DUT提供测试激励(X)，通过测量DUT 输出响应(Y)与期望输出做比较，从而判断DUT是否符合格。下图所示IC测试的基本原理模型。
02-09 IC测试基本原理模型
根据器件类型，IC测试可以分为数字电路测试、模拟电路测试和数模混合电路测试。
数字电路测试是IC测试的基础，除少数纯模拟IC如运算放大器、电压比较器、模拟开关等之外，现代电子系统中使用的大部分IC都包含有数字信号。
数字IC 测试一般有直流测试(DC)、交流测试(AC)和功能测试(Functional Test)。
2.2 功能测试
功能测试用于验证IC是否能完成设计所预期的工作或功能。功能测试是数字电路测试的根本，它模拟IC的实际工作状态，输入一系列有序或随机组合的测试图形，以电路规定的速率作用于被测器件，再在电路输出端检测输出信号是否与预期图形数据相符，以此判别电路功能是否正常。其关注的重点是图形产生的速率、边沿定时控制、输入/输出控制及屏蔽选择等。
功能测试分静态功能测试和动态功能测试。静态功能测试一般是按真值表的方法，发现固定型(Stuckat)故障。动态功能测试则以接近电路工作频率的速度进行测试，其目的是在接近或高于器件实际工作频率的情况下，验证器件的功能和性能。
功能测试一般在ATE(Automatic Test Equipment)上进行，ATE测试可以根据器件在设计阶段的模拟仿真波形，提供具有复杂时序的测试激励，并对器件的输出进行实时的采样、比较和判断。
2.3 交流参数测试
交流(AC)参数测试是以时间为单位验证与时间相关的参数，实际上是对电路工作时的时间关系进行测量，测量诸如工作频率、输入信号输出信号随时间的变化关系等。常见的测量参数有上升和下降时间、传输延迟、建立和保持时间以及存储时间等。交流参数最关注的是最大测试速率和重复性能，然后为准确度。
2.4 直流参数测试
直流测试是基于欧姆定律的，用来确定器件参数的稳态测试方法。它是以电压或电流的形式验证电气参数。直流参数测试包括：接触测试、漏电流测试、转换电平测试、输出电平测试、电源消耗测试等。直流测试常用的测试方法有加压测流(FVMI)和加流测压(FIMV)，测试时主要考虑测试准确度和测试效率。通过直流测试可以判明电路的质量。如通过接触测试判别IC引脚的开路/短路情况、通过漏电测试可以从某方面反映电路的工艺质量、通过转换电平测试验证电路的驱动能力和抗噪声能力。直流测试是IC测试的基础，是检测电路性能和可靠性的基本判别手段。
对于功能测试、交流参数测试、直流参数测试的测试设计技巧在本文最后的部分有提到。
2.5 ATE测试平台
ATE(Automatic Test Equipment)是自动测试设备，它是一个集成电路测试系统，用来进行IC测试。一般包括：
计算机和软件系统
系统总线控制系统
图形存储器
图形控制器
定时发生器
精密测量单元(PMU)
可编程电源和测试台
系统控制总线提供测试系统与计算机接口卡的连接;图形控制器用来控制测试图形的顺序流向，是数字测试系统的CPU，它可以提供DUT所需电源、图形、周期和时序、驱动电平等信息。
03 基于ATE的测试平台与测试向量
测试向量(Test Vector)的基本定义是：测试向量是每个时钟周期应用于器件管脚的用于测试或者操作的逻辑1和逻辑0数据。
这一定义听起来似乎很简单，但在真实应用中则复杂得多。因为逻辑1和逻辑0是由带定时特性和电平特性的波形代表的，与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置都有关系。
测试向量的种类：
VCD(Value Change Dump)
EVCD(Extended VCD)
STIL(Standard Test Interface Language)
WGL(Waveform Generation Language)
其中，VCD和EVCD是基于事件类型的向量，而STIL和WGL则是基于周期的向量类型。不同的测试向量类型对应着不同的测试需求和方法，它们共同构成了IC测试的基础。
ATE测试向量
在ATE语言中，其测试向量包含了输入激励和预期存储响应，通过把两者结合形成ATE 的测试图形。
这些图形在ATE中是通过系统时钟上升和下降沿、器件管脚对建立时间和保持时间的要求和一定的格式化方式来表示的。
格式化方式一般有RZ(归零)、R1(归1)、NRZ(非归零)和NRZI(非归零反)等。
02-10 RZ和R1数据格式波形
02-11 NRZ和NRZI数据格式波形
RZ数据格式，在系统时钟的起始时间T0，RZ测试波形保持为“0”，如果在该时钟周期图形存储器输出图形数据为“1”，则在该周期的时钟周期期间，RZ测试波形由“0”变换到“1”，时钟结束时，RZ 测试波形回到“0”。若该时钟周期图形存储器输出图形数据为“0”，则RZ测试波形一直保持为“0”，在时钟信号周期内不再发生变化。归“1”格式(R1)与RZ相反。
非归“0”(NRZ)数据格式，在系统时钟起始时间T0，NRZ测试波形保持T0前的波形，根据本时钟周期图形文件存储的图形数据在时钟的信号沿变化。即若图形文件存储数据为“1”，那么在相应时钟边沿，波形则变化为“1”。NRZI波形是NRZ波形的反相。
在ATE中，通过测试程序对时钟周期、时钟前沿、时钟后沿和采样时间的定义，结合图形文件中存储的数据，形成实际测试时所需的测试向量。
ATE测试向量与EDA设计仿真向量不同，而且不同的ATE，其向量格式也不尽相同。以JC-3165型ATE为例，其向量格式如图x所示。
ATE向量信息以一定格式的文件保存，JC-3165向量文件为.MDC文件。在ATE测试中，需将.MDC文件通过图形文件编译器，编译成测试程序可识别的*.MPD文件。在测试程序中，通过装载图形命令装载到程序中。
// ATE测试向量格式MPD65; //开始标记PINDEF //管脚定义标记1DIR = I, BIN,(1)1A1 = IO, BIN,(5)MAIN_F //图形指令及数据段标记START_INDEX(0) //图形案引 {1 AAAAAAAA BBBBBBBB} {D 12345678 12345678}INC (0 11001101 HHLLHHLH)INC (0 11001101 HHLLHHLH)INC (0 11001101 HHLLHHLH)HALT (0 11001101 HHLLHHLH)......END //结束标记
ATE测试向量的生成
对简单的集成电路，如门电路，其ATE测试向量一般可以按照ATE向量格式手工完成。而对于一些集成度高，功能复杂的IC，其向量数据庞大，一般不可能依据其逻辑关系直接写出所需测试向量，因此，有必要探寻一种方便可行的方法，完成ATE向量的生成。
在IC设计制造产业中，设计、验证和仿真是不可分离的。其ATE 测试向量生成的一种方法是，从基于EDA工具的仿真向量(包含输入信号和期望的输出)，经过优化和转换，形成ATE格式的测试向量。
依此，可以建立一种向量生成方法。利用EDA工具建立器件模型，通过建立一个Test bench仿真验证平台，对其提供测试激励，进行仿真，验证仿真结果，将输入激励和输出响应存储，按照ATE向量格式，生成ATE向量文件。其原理如02-12a所示。
02-12 ATE向量生成示意图
测试平台的建立
(1)DUT模型的建立
① 164245模型：在Modelsim工具下用Verilog HDL语言[5]，建立164245模型。164245是一个双8位双向电平转换器，有4个输入控制端：1DIR，1OE，2DIR，2OE;4组8位双向端口：1A，1B，2A，2B。端口列表如下：
input DIR_1，DIR_2，OE_1，OE_2;inout [0：7] a_1，a_2，b_1，b_2;reg [0：7] bfa1，bfb1，bfa2，bfb2;//缓冲区
② 缓冲器模型：建立一个8位缓冲器模型，用来做Test bench 与164245 之间的数据缓冲，通过 在Testbench总调用缓冲器模块，解决Test bench与164245模型之间的数据输入问题。
(2)Test bench的建立
依据器件功能，建立Test bench平台，用来输入仿真向量。Test bench中变量定义：
reg dir1，dir2，oe1，oe2;//输入控制端reg[0：7] a1，a2，b1，b2;//数据端reg[0：7] A1_out[0：7];//存储器，用来存储数据reg[0：7] A2_out[0：7];reg[0：7] B1_out[0：7];reg[0：7] B2_out[0：7];
通过Test bench 提供测试激励，经过缓冲区接口送入DUT，观察DUT输出响应，如果满足器件功能要求，则存储数据，经过处理按照ATE 图形文件格式产生*.MDC 文件;若输出响应有误，则返回Test bench 和DUT模型进行修正。其原理框图可表示如图02-12所示。
02-13 Test bench验证平台框图
(3)仿真和验证
通过Test bench 给予相应的测试激励进行仿真，得到预期的结果，实现了器件功能仿真，并获得了测试图形。图02-14a和图02-14b为部分仿真结果。
02-14a 仿真数据结果
在JC-3165的*.MDC图形文件中，对输入引脚，用“1”和“0”表示高低电平;对输出引脚，用“H”和“L”表示高低电平;“X”则表示不关心状态。
由于在仿真时，输出也是“0”和“1”，因此在验证结果正确后，对输出结果进行了处理，分别将“0”和“1”转换为“L”和“H”，然后放到存储其中，最后生成*.MDC图形文件。
02-14b 生成的*.MDC文件
在Modelsim环境下，通过Verilog HDL语言建立一个器件模型，搭建一个验证仿真平台，对164245进行了仿真，验证了164245的功能，同时得到了ATE所需的图形文件，实现了预期所要完成的任务。
随着集成电路的发展，芯片设计水平的不断提高，功能越来越复杂，测试图形文件也将相当复杂且巨大，编写出全面、有效，且基本覆盖芯片大多数功能的测试图形文件逐渐成为一种挑战，在ATE上直接进行测试向量自动生成已不可能。因此，有必要寻找一种能在EDA工具和ATE测试平台之间的一种灵活通讯的方法。
目前常用的一种方法是：通过提取EDA工具产生的VCD仿真文件中的信息，转换为ATE测试平台所需的测试图形文件，这需要对VCD文件有一定的了解，也是进一步的工作。
内存芯片IC测试实例介绍
以Memory IC为例，测试项目一般都是由DC(直流)到AC(交流)参数测试再加上功能测试(Functional Test)。
DC参数测试包含了Signal Pin的Open/Short、VCC Pin Open/Short、Standby 和运行中ICC电流以及漏电等测试。
AC参数测试则主要来自TCAC (Column Access Time)Test
针对的是时序测试：Setup Time、Hold Time、Propagation Delay和时序校准
02-15a 测试信号波形组合示意
02-15b 测试方案阶段信号示意
随后是Functional Test部分
Read Cycle
Wrtie Cycle
Fast Page Mode/ EDO Mode Check
March Column/ March Row
在该基础上，还可以加入专门功能测试项
Checkboard
Butterfly
Diagonais
Moving Inversion
Memory的测试有其一定的特殊性，但和其他类型芯片的测试在组成上并无二致。无外乎Contact/ Continuity Test (open/short)、DC参数测试、AC Timing Test、数字功能测试和混合信号测试。
后续还可以包括测试程序的设计概念和Debugging的各种工具了(Datalog、Shmoo Plotting、Pattern Debugger还有各种波形工具，内容非常多，这里省略了)
测试机台通常的应用范围
Memory IC
Advantest T55xx 系列
Advantest T53xx 系列
NextTest Magnum 系列
Credence Kalos 系列
Verigy V4000 系列
Verigy V5000 系列
Verigy V93000 HSM 系列
KingTiger KT2/ KT3
数字、混合信号或SoC芯片
Teradyne Tiger 系列
Teradyne Flex/ Ultra Flex 系列
Teradyne J750 系列
Teradyne Catalyst 系列
Credence Sapphire 系列
Credence Quartet/ Duo 系列
Credence Sapphire D 系列
Credence SC 系列
Schlumberger EXA 2x00 系列
Verigy V93000 SOC 系列
Agilent 94000 系列
LTX Fusion 系列
Advantest T77xx 系列
Advantest T2000 系列
Advantest T65xx/ T67xx 系列
LCD Driver
Yokokawa TS67xx 系列
Advantest T63xx 系列
Spea C3320
RF射频芯片
Credence ASL-3000 系列
LTX Fusion-CX 系列
Agilent 84000 系列
Advatest T7611
Roos Instrument 7100A
04 基于ATE的IC测试精确度及稳定性问题
随着IC产业的飞速发展，IC的复杂度及其电气参数的性能也日益提高，同时也给IC测试带来了众多难题，其中测试的精确度及稳定性是一直困扰工程师的两大难题，尤其在量产ATE测试时表现更为严重，那么，如何在测试中做到精确、稳定的测试这些IC的各项性能参数，以确保产品质量，并避免由于测试不稳定而导致反复重测而浪费大量测试时间呢?
这里就IC测试的基本参数：电压、电流、时间、THD等测试进行分析，并举例说明如何解决此类问题，以供广大测试工程师参考。
电压测试问题
在IC的测试中，电压的测试是所有测试参数中最为常见的一种参数，尤其是模拟芯片的测试，电压测试更显常见及重要，如：LDO、LED驱动、音频功放、运放、马达驱动等很多类型的模拟芯片都含有电压参数的测试，而且都是其主要性能参数。另外，也有很多其他的参数都是通过电压的测量来间接得到的，如增益(Gain)、电源电压抑制比(PSRR)、共模抑制比(CMRR)等。
工程师们在调试中也经常会遇到电压测的不精确或者不稳定的现象，对于测试不精确的问题，目前主要采用correlation的办法，来调整测试的误差，但这种方法对于线性的芯片尚可使用，但对于非线性的芯片却无用武之地。针对测试不稳定的问题，大多采用多次测量取平均值的办法来解决，但这种办法也是治标不治本，同样会给产品的质量带来隐患。那么如何解决电压测试的这些问题呢?以下将具体分析产生这些现象的具体原因，并针对这些原因阐述一些解决办法。
芯片工作状态未完全建立或有震荡
一般在开发测试程序之前必须了解所测试的芯片的功能及性能参数，这样在开发及调试程序时才能心中有数，比如测试LDO的输出电压参数，你必须清楚：在当前的输入及输出滤波电容之下，它的输入电压加上之后，输出电压需要多长时间才能达到稳定，而你在程序中设定的等待时间必须大于这个稳定时间，这样才能做到测试的准确且稳定。当然LDO的输出稳定时间一般都在微秒级(几十到上百微秒)，所以调试时不太会遇到此类问题，但有的时候我们需要测试芯片内部的基准电压，但又没有办法直接进行测试，只能通过其他的引脚间接测试，如图02-16所示：
02-16 LED驱动芯片部分线路图
我们要测试芯片内部Vref的电压，但又没有直接的引脚出来，所以只能通过测试VO端的电压进行间接测试，但是需要注意的是：如果VO端悬空，没有任何电流流出，那么它上面的MOS管则不能正常导通工作，EA1的反馈回路也不能正常建立，而导致VO端的电压也不确定，此时测试的VO电压将不能代表Vref的电压。所以在测试时，我们必须给VO一定的负载让MOS管及EA1能够正常工作，这样才能正确测试Vref的电压。
如图02-17所示音频功放(LM4990)的功能框图应用线路中，芯片工作状态的建立，有时需要比较长的时间。
02-17 LM4990音频功放电路典型功能线路图
我们在ATE测试时会测试一些静态直流参数，如bypass、Vo1、Vo2端电压值，当你仔细研读此芯片的手册，你会发现在电源电压为5V、Cbypass为1Uf时(注意不同的电源电压及Cbypass电容，其稳定时间也是不同的)，bypass端的电压需要至少100ms才能达到稳定，而Vo1、Vo2端的电压又受bypass端电压的影响，所以要想稳定且准确的测试这些直流参数，必须要在芯片上电之后等待100ms以上再进行测试(必须考虑不同批次芯片间的差异，所以在实际测试中的等待时间可在120ms左右)，但对于量产测试，测试时间的长短将直接影响到测试效率及测试费用，我们必须缩短测试时间!那么如何来解决这个问题呢，一般我们可以采用如下两种办法：
第一，可以减小Cbypass的电容，这样同样的充电电流及电压，充电时间会随着电容的减小而减少，可以使用0.1uF或者更小的电容来替代，此时有些读者可能会说：这样做肯定会影响到后面的交流参数(如THD)的测试，是的，必然会有影响!那么又如何来解决呢?其实很简单，也可以有两种解决方案：1、通过测试评估，适当调整在0.1uF时的交流参数的测试规范，当测试要求不高时可采用此方案;2、通过外加继电器来选择测试直流及交流参数时的电容值，但是继电器的连接方式也是很有讲究的，不然也会对交流参数有影响，这在后面的段落中再详细阐述。
第二，可以采用预充电的方式对Cbypass进行提前大电流充电，如果bypass端在电源电压为5V时正常情况下是2.5V左右，我们可以预充电到2.3V，这样同样可以节省很多时间，但这种解决办法必须注意一个问题就是：不要在充电的同时给bypass端带来额外的干扰，而导致芯片不能正常工作。
02-18 LDO芯片电性能特性曲线及测试图
震荡在芯片调试时也是比较常见的现象，由此给芯片测试也带来诸多问题，引起震荡的原因有很多：输出容性负载的大小、阻抗不匹配、不当的反馈回路等，图02-17为一款LDO(TL431)芯片手册中的一幅电性能特性曲线及测试图，图中明显规定了输出容性负载CL的大小范围。
但是我们在实际调试中可能没有注意到这一点，如果选用的输出电容不是在芯片稳定所需要的容值范围之内，那么输出就会产生震荡，导致输出测试不准且不稳定。所以在此再次提醒大家：在调试之前务必将芯片性能做到比较详细的了解，以免在后期的调试中浪费大量的时间。
另外震荡不光是在芯片正常工作时发生，在静态时也有可能发生。尤其当你测试放大倍数比较高的运放时，此时的输入引脚要特别注意，必要时要进行隔离，以免引入不必要的噪声而导致输出产生震荡。
05 功能测试与参数测试方案常见问题
在Fabrication厂家流片完成以后，Wafer在划片之前必须经过的CP芯片测试，一方面验证IC各项参数及功能是否达到设计要求，另一方面把参数或功能失效的IC从中标示出来，绑定时就不必绑定这些功能失效的IC，因而提高了成品率，并且节约成本。主要是功能的测试、直流参数和交流参数。后两项参数的测试是根据IC设计公司提供的参数在程序中设定的，而前者功能测试顾名思义是根据设计公司提供的测试向量或功能波形图，根据此加入激励信号，然后检测输出端的数据是否正确。通过各项参数及功能的IC算是合格的，否则认为是失效片。
直流参数包括：
静态电流
动态电流
驱动能力
漏电流
Open /short等
交流参数是对频率的测试。
现在对IC进行测试的仪器一般均是基于C语言平台的设计环境，只需要掌握了一般的C语言就可以进行测试程序的编制。但是要编制出一个好的程序还是要花费一番功夫的，它不但要求测试工程师具有软件设计的能力，而且还必须具有硬件设计分析方面的能力。
功能测试常见问题
理论上来说测试功能是实施起来最简单的，但一般的测试程序人员对此会害怕，因为接到一个测试项目以后，其他各项参数都测试通过，就是功能不能够通过。主要会看：一、功能测试的电压是多少?频率是多少?二、测试时输入(激励)信号加的对不对?三、是否完全按照测试说明书的要求施加各种信号?到这几点以后，可以说就已经完成了功能测试任务的，剩下的就是要求测试工程师具有处理各种特殊情况的能力，也可以说是必须具备的测试知识：如对正倍压、负倍压概念的理解;外加时钟还是以IC本身时钟进行功能测试;以及测试时Strobe点选择的问题,还有最重要的一点就是Clock施加的方式，下面是几种施加Clock方式的波形模式图。
02-19 功能测试波形模式图示意
直流参数测试常见问题
对于直流参数测试编程，测试工程师必须全面理解设计公司的技术说明，比如有些参数并不需要我们进行精确的测试，只需要知道它满足设计要求即可时，我们就可以用 “go on go”的测试方法进行测试;因为“go on go”的测试方法可以节约测试的时间，对于一颗IC来说这时间可忽略不计，但随着集成电路工艺的发展以及Wafer直径最终会发展到12英寸，因而一片Wafer上可以制作3～4 万颗IC，甚至更多，因而这个时间就不能被忽略。且现在测试费用一般都是按一片的测试时间长短来计算的。
但如果设计公司要求安电流的大小进行分档归类，这是我们就不能应用“go on go”的方式来测试，而必须用“PMU”(Precision Measure Unit)或“DPS”对电流进行测试，而且“PMU”或“DPS”的量程必须选择正确，尽量用接近最大值的量程来进行测量——这样测试的数据的精度才能够得到保证。
测试驱动能力有时要结合功能测试一起测，只有在被测试的管脚输出为“High”或“Low”时，才可以用PMU来施加电流测电压(VOh、voL)或施加电压测电流(IOh、IOl)，必须注意，测试功能施加的Clock必须停止，以使IC工作状态维持在当前状态不变以便于测试该项参数。Open/Short 就是测试IC每一Pin的保护二极管是否存在开、短路现象。
因为在设计时为每一Pin设计出了一对保护二极管，一般接电源和接地端，用来对每一Pin进行限压保护的作用，如图02-20所示(有时只设计接电源或接地的其中一种二极管);如果管脚比较多时，可采用只测试排位图的四个角上的几个点即可，当然在调试程序时最好全部测试,注意一点：测试时电源VDD和地VSS均加0V电压，然后通过PMU施加电流测试电压，通过读出的电压值的大小是否在合格范围内来判断芯片该项测试是否失效。
02-20 测试保护二极管Open/short时的测试电流施加方法
交流参数测试常见问题
对于交流参数测试主要是频率的测试。一般IC要求测试的输出端的频率并不高，而且均是经过内部分频后的信号，因而测试仪可以不需设计专门硬件电路进行分频，就可以直接测试出芯片的工作频率。
但如果是高频工作的IC，这时测试就必须考虑多方面的综合因素：如果需要分频才能够测试出频率，必须设计出分频电路经过转换再测试;如果存在干扰，就必须在软硬件两方面采取措施排除各种干扰;硬件上如可以采取屏蔽测试，软件上可编制出滤波的程序。
对于一些因为设计的原因而造成IC起振慢的缺陷，这时一方面要向设计人员反馈;另一方面必须权衡各方面的因素尽量提高测试的成品率。有时直流参数的测试和交流参数的测试是相互联系的，比如一般的表(三位半、六位半等)以及驱动LCD的IC，测试它的工作电流时必须要等到芯片完全起振以后再测试，只有完全起振以后它的电流才稳定下来，这时的电流才最小。必要时可以采用反复多测几次的方法来提高测试的成品率。还有一些IC刚加电就起振，这时就有必要改变参数的测试顺序，以便正确地测试出芯片的静态电流。
一般最常用的是RTZ(ReturnToZero)和NF(NoFormat)两种方式!调试程序时主要也就是通过改变TP(Test Period)、Start、Stop、Strobe 的值来增加测试程序的稳定性。另外需要注意的问题就是功能测试方案的选择以及具有良好的沟通能力，特别适合设计人员的沟通能力!
简单电路测试实例分析
对一个简单八位计数器的测试问题：对直流和交流参数测试都比较简单就不加以阐述，主要是对功能测试需要注意的问题进行必要的论述。由于该芯片设计时是正倍压，因而测试时基准电压就是0伏，但如果是负倍压的话，就必须以负电压为基准电压(大部分电子表均是负倍压)。
在设置VOh、VOl时就必须加以注意，再加上该芯片没有设计加速测试端，所以如果以它本身的自振频率进行测试，则测试一颗的时间大约要6.5s左右，因而必须提高功能测试地频率。于是我们设计出一个外加分频电路，如图02-21所示，我们可以看到为什么没有把CD4040分频后的Clock信号直接接到芯片的灌频率端呢?这是因为芯片的工作电压是3V, 而CD4040的工作电压为5V，因而分频出的信号的峰值也为5V，所以不能把该分频信号直接灌进频率端。所以用CD4053来进行转换，其中：V1=3.0v,V2=0.0v。
图02-21 八位计数器外加分频测试的问题图
因而这样输出的信号的幅值才与芯片工作的电压相匹配，而且波形是标准的方波!同时在捕捉信号的变化时不能够精确的确定高低电平脉冲的宽度，因为时钟不能够被控制，失去了捕捉高低电平变化的同步点，所以只能以match的方式来测试功能!该芯片工作频率为3K左右，我们灌进的Clock频率可以达到125K左右，使得最终测试的时间可以缩小至2s左右，选择这个测试方案可以提高三倍的测试产量，大大提高了生产效率。
还要着重指出的是开始这样测试后的产品经客户反映还可以，但最后客户却反映有些IC上电以后不显示全0，而他的客户要求首先必须显示全0 ，所以我们就加了一项测试：上电就测试是否显示全0。也就是说测试功能的测试方案是非常关键的一个环节，必须考虑周全，力求在不增加测试时间的基础上提高功能测试的错误覆盖率。
